Formation VHDL : Conception FPGA, Maîtriser le Développement de Systèmes Électroniques

01.Introduction au VHDL et conceptions FPGA

• —Présentation du VHDL et son écosystème
• —Introduction aux FPGAs : architecture et avantages
• —Historique et évolution des langages HDL
• —Flux de conception FPGA : de l'idée à la cible
• —Outils de développement : vue d'ensemble (IDE, simulateurs)
• —Premier exemple simple de design VHDL

02.Bases du langage VHDL : Entités et Architectures

• —Structure d'un fichier VHDL : librairies, entité, architecture
• —Déclaration d'une entité (ports d'entrée/sortie)
• —Types de données VHDL les plus courants (std_logic, std_logic_vector)
• —Définition et rôle de l'architecture (comportement, structurel)
• —Principes d'une description concurrente en VHDL
• —Analyse d'exemples simples d'entités et architectures

03.Opérateurs, signaux et processus VHDL

• —Utilisation des opérateurs VHDL (logiques, arithmétiques, relationnels)
• —Déclaration et affectation des signaux
• —Comprendre les processus (processus combinatoires et séquentiels)
• —Sensibilité des processus et leurs implications
• —Introduction aux variables vs signaux
• —Cas d'usage des boucles et conditions simples

04.Modélisation des circuits combinatoires

• —Conception de portes logiques (AND, OR, XOR, NOT) en VHDL
• —Implémentation de multiplexeurs et démultiplexeurs
• —Codage d'additionneurs, soustracteurs et comparateurs
• —Utilisation des instructions `When-Else` et `With-Select-When`
• —Bonnes pratiques pour l'inférence de logique combinatoire
• —Exercices de conception de modules combinatoires

05.Modélisation des circuits séquentiels basiques

• —Introduction aux horloges et resets asynchrones/synchrones
• —Conception de bascules D simples, T, JK
• —Conception de registres et registres à décalage
• —Utilisation des attributs de signal (edge, event)
• —Problèmes des glitches et des courses (races)
• —Exemples de compteurs asynchrones et synchrones

06.Compteurs et machines à états finis (FSM)

• —Conception avancée de compteurs (up/down, modulo N)
• —Introduction aux machines à états finis (Moore et Mealy)
• —Définition des états et transitions en VHDL
• —Codage d'une FSM : processus de logique séquentielle et combinatoire
• —Optimisation des FSM pour les FPGA
• —Exercices pratiques de conception de FSM

07.Hiérarchie et modularité des designs

• —Principe de la conception hiérarchique (top-down, bottom-up)
• —Instanciation de composants VHDL
• —Utilisation des `configurations` et `package` VHDL
• —Gestion des ports génériques (generics) pour la réutilisabilité
• —Création de bibliothèques VHDL personnalisées
• —Structuration de projets complexes

08.Simulation et vérification des designs VHDL

• —Introduction aux bancs de test (testbenches) VHDL
• —Génération de stimuli et vérification des réponses
• —Utilisation des signaux `std_logic_vector` pour bus
• —Analyse des formes d'onde avec un simulateur (Waveform Viewer)
• —Assertions pour la vérification du comportement
• —Stratégies de débogage des designs VHDL

09.Synthèse et implémentation sur FPGA

• —Comprendre le processus de synthèse (RTL vers netlist)
• —Implications du codage VHDL sur la synthèse
• —Utilisation des directives de synthèse (attributes)
• —Principes de l'implémentation : placement et routage
• —Fichiers de contraintes (XDC/SDC) pour la temporisation
• —Génération du bitstream pour la programmation FPGA

10.Optimisation des designs pour les FPGA

11.Interfaces périphériques et IP Cores

• —Introduction à l'intégration d'IP Cores
• —Exemples d'interfaces (GPIO, UART, SPI, I2C)
• —Bancs de tests pour interactions avec des IPs
• —Utilisation de la mémoire sur FPGA (Block RAM, Distributed RAM)
• —Interfaçage avec des composants externes (capteurs, actuateurs)
• —Rappels sur les standards de communication

12.Debug sur cible FPGA et Projets avancés

• —Utilisation des outils de débogage In-Circuit (ex: ILA, ChipScope)
• —Techniques de test et de validation sur matériel réel
• —Introduction aux bus AXI/Avalon pour systèmes complexes
• —Conception d'un système embarqué simple sur FPGA
• —Notions de SystemVerilog pour le test (introduction)
• —Perspectives et tendances en conception FPGA